04829492 \*\*Image available\*\*
SEMICONDUCTOR STORAGE DEVICE

PUB. NO.: 07-122092 [JP 7122092 A]
PUBLISHED: May 12, 1995 (19950512)
INVENTOR(s): MIYAMOTO JUNICHI

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 06-178194 [JP 94178194] FILED: July 29, 1994 (19940729) INTL CLASS: [6] G11C-016/06

JAPIO CLASS: 45.2 (INFORMATION PROCESSING -- Memory Units); 42.2

(ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R097 (ELECTRONIC MATERIALS — Metal Oxide Semiconductors, MOS)

#### **ABSTRACT**

PURPOSE: To copy back memory data between rows without taking out read data to an external by providing a flip-flop circuit which temporarily holds the read data and transmitting the inverted data of the read data to bit lines. CONSTITUTION: When the data of a memory cell 2-X are to be copied to a memory cell 2-1, for example, an FF 1 is first disabled and Tr Q2 and Q3 are respectively turned ON and OFF. Then, a bit line BL is precharged and the cell 2-X data are read. Then, the FF 1 is enabled. If the cell 2-X is off '0' or on '1', a node 4 becomes 'H' or 'L' and a node 5 becomes 'L' or 'H'. Having made the Tr Q2 and Q3 respectively OFF and ON, a writing operation is performed. At that time, the level of the bit line BL becomes the signal level of the node 5 and the cell 2-X data are copied to the cell 2-1.

# (12)公開特許公報 (A) (11)特許出願公開番号

特開平7-122092

(43)公開日 平成7年(1995)5月12日

(51) Int. C1.6

識別記号

FΙ

技術表示箇所

G 1 1 C 16/06

6866 - 5 L

庁内整理番号

G 1 1 C 17/00

510 Z

6866-5 L

520 B

審査請求 未請求 請求項の数19

ΟL

(全11頁)

(21)出願番号

特願平6-178194

(22)出願日

平成6年(1994)7月29日

(31)優先権主張番号 特願平5-218499

(32)優先日

平5(1993)9月2日

(33)優先権主張国

日本(JP)

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 宮本 順一

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内


(74)代理人 弁理士 鈴江 武彦

## (54) 【発明の名称】半導体記憶装置

## (57)【要約】

【目的】データのコピーをする場合、外部へ読み出しデ ータを持ち出さず、反転データ出力手段によりデータ保 持手段のデータをビット線に伝達する。

【構成】ビット線BLに接続されるNAND型メモリセル2 各々と、書き込みデータを一時的に保持するフリップフ ロップ回路1と、ビット線BLを所定電位にプリチャー ジするPチャネルトランジスタQ1と、ビット線BLと フリップフロップ回路1 を接続するNチャネルトランジ スタQ2 と、フリップフロップ回路1 のビット線BLと 反対側のノード5 とトランジスタQ2 のピット線側の一 端との間に両端が接続されたNチャネルトランジスタQ 3 とからなる。このトランジスタQ3 が読み出しデータ 保持後、その反転データに応じた電位をビット線BLに 出力するように設けられている。フリップフロップ回路 1 における各端子はカラムゲート3 を介してI/O 線、 B I/O 線 (I/O の反転信号線) に接続される。



1

## 【特許請求の範囲】

【請求項1】 電荷蓄積層を有するトランジスタからなり、書き込み時にはドレインとゲートとに印加される電位の差の絶対値に応じ、その絶対値が大きいほどしきい値が大きく変動し、そのしきい値に応じたデータを記憶するメモリセルと、

複数のメモリセルのドレインが共通接続されたビット線 と.

前記ビット線に接続され、読み出し時に前記ビット線を 所定電位にプリチャージするプリチャージ手段と、 前記ビット線に接続され、前記メモリセルから読み出し たデータを一時的に保持する読み出しデータ保持手段 と

前記読み出しデータ保持手段の反転データに応じた電位 を前記ビット線に出力する反転データ出力手段とを具備 したことを特徴とする半導体記憶装置。

【請求項2】 前記反転データ出力手段によるメモリセルへの書き込み動作にベリファイ手段をさらに具備し、このベリファイ手段は前記ビット線と前記データ保持手段とを結合制御するトランスファ制御手段を含み、ベリファイ動作時には前記ビット線と前記データ保持手段とを電気的に遮断する期間を有することを特徴とする請求項1記載の半導体記憶装置。

【請求項3】 前記ペリファイ手段はベリファイ動作時において導通する第1のベリファイ用トランジスタ及び前記データ保持手段の有する所定の保持ノードの信号に応じてゲート制御される第2のベリファイ用トランジスタを含み、ベリファイ動作時においてこれら第1、第2のベリファイ用トランジスタが前記データ保持手段の有する所定の保持ノードの信号に応じて前記ビット線の電 30位を制御する電流経路を構成することを特徴とする請求項2記載の半導体記憶装置。

【請求項4】 前記ベリファイ手段はベリファイ動作時において導通する第1のベリファイ用トランジスタ及び前記ピット線の信号に対応してゲート制御される第2のベリファイ用トランジスタを含み、ベリファイ終了時にこれら第1、第2のベリファイ用トランジスタが前記データ保持手段の有する所定の保持ノードのデータを反転させる電流経路を構成することを特徴とする請求項2記載の半導体記憶装置。

【請求項5】 電荷蓄積層を有するトランジスタからなり、書き込み時にはドレインとゲートとに印加される電位の差の絶対値に応じ、その絶対値が大きいほどしきい値が大きく変動し、そのしきい値に応じたデータを記憶するメモリセルと、

複数のメモリセルのドレインが共通接続されたビット線 と、

前記ビット線に接続され、読み出し時に前記ビット線を 所定電位にプリチャージするプリチャージ手段と、

前記メモリセルからの読み出しもしくはメモリセルへの 50 れら第1、第2のベリファイ用トランジスタが前記デー

2 書き込みのデータを一時的に保持する双安定のデータ保持手段と、

前記ピット線と前記双安定のデータ保持手段の一方端子 を接続する第1のトランスファー制御手段と、

前記ビット線と前記双安定のデータ保持手段の他方端子を接続する第2のトランスファー制御手段とを具備した ことを特徴とする半導体記憶装置。

【請求項6】 前記双安定のデータ保持手段は読み出し時において、予めディセーブル状態にされ、前記プリチャージ手段これに続く前記ピット線のフリーランニング状態を経た後イネーブル状態にされ、その時のピット線の電位に応じたデータを保持することを特徴とする請求項5記載の半導体記憶装置。

【請求項7】 ベリファイ動作時に導通させるための第 1のベリファイ用トランジスタ及び前記データ保持手段 の他方端子の信号に応じてゲート制御される第2のベリファイ用トランジスタをさらに具備し、前記ベリファイ 動作時においてこれら第1、第2のベリファイ用トランジスタが前記データ保持手段の他方端子の信号に応じて前記ピット線の電位を制御する電流経路を構成することを特徴とする請求項6記載の半導体記憶装置。

【請求項8】 第1のベリファイ動作時に導通させるた めの第1のベリファイ用トランジスタ、及び前記データ 保持手段の一方端子の信号に応じてゲート制御される第 2のベリファイ用トランジスタ、第2のベリファイ動作 時に導通させるための第3のベリファイ用トランジス タ、及び前記データ保持手段の他方端子の信号に応じて ゲート制御される第4のベリファイ用トランジスタをさ らに具備し、前記第1のベリファイ動作時においてこれ ら第1、第2のベリファイ用トランジスタが前記データ 保持手段の一方端子の信号に応じて前記ビット線の電位 を制御する第1の電流経路を構成し、前記第2のベリフ ァイ動作時においてこれら第3、第4のベリファイ用ト ランジスタが前記データ保持手段の他方端子の信号に応 じて前記ピット線の電位を制御する第2の電流経路を構 成することを特徴とする請求項6記載の半導体記憶装 置。

【請求項9】 前記双安定のデータ保持手段は読み出し時において予めイネーブル状態にされ、前記プリチャージ手段、前記ピット線のフリーランニング状態を経た前記ピット線の電位に応じて、保持データが反転/非反転することを特徴とする請求項5記載の半導体記憶装置。 【請求項10】 前記双安定のデータ保持手段はリセット手段を有することを特徴とする請求項9記載の半導体記憶装置。

【請求項11】 ベリファイ動作時に導通させるための第1のベリファイ用トランジスタ、及び前記ピット線の信号に対応してゲート制御される第2のベリファイ用トランジスタをさらに具備し、前記ベリファイ終了時にこれら第1 第2のベリファイ甲トランジスタが前記デー

タ保持手段のデータを反転させる電流経路を構成することを特徴とする請求項9記載の半導体記憶装置。

【請求項12】 第1のベリファイ動作時に導通させるための第1のベリファイ用トランジスタ、第2のベリファイ動作時に導通させるための第2のベリファイ用トランジスタ、及び前記ピット線の信号に対応してゲート制御される第3のベリファイ用トランジスタをさらに具備し、前記第1のベリファイ終了時にこれら第1、第3のベリファイ用トランジスタが前記データ保持手段のデータを反転させる第1の電流経路を構成し、前記第2のベリファイ終了時にこれら第2、第3のベリファイ用トランジスタが前記データ保持手段のデータを反転させる第2の電流経路を構成することを特徴とする請求項9記載の半導体記憶装置。

【請求項13】 前記メモリセルがマトリクス状に設けられ、前記双安定のデータ保持手段及び前記第1、第2のトランスファー制御手段の構成単位はそれぞれ複数のピット線に共通に接続されていることを特徴とする請求項5記載の半導体記憶装置。

【請求項14】 前記メモリセルがマトリクス状に設けられ、前記双安定のデータ保持手段及び前記第1、第2のトランスファー制御手段の構成単位は複数設けられている。この構成単位はそれぞれ読み出し時、第1のトランスファー制御手段を導通状態に、第2のトランスファー制御手段を非導通状態にして複数のピット線電位を一括して検知し、その後これら双安定のデータ保持手段のデータを全く変えないか、あるいは一部のみ外部から変化させた後、書き込み時において前記第1のトランスファー制御手段を導通状態にし、前記データ保持手段の内容を各ピット線に伝達することを特徴とする請求項5または13記載の半導体記憶装置。

【請求項15】 読み出し時は前記マトリクス状のメモリセルにおける第1のロウを選択し、書き込み時には前記マトリクス状のメモリセルにおける第2のロウを選択することを特徴とする請求項14記載の半導体記憶装置。

【請求項16】 前記第2のロウを選択する前に予めこの第2のロウに接続されているメモリセルの内容を消去状態にしておく手段を含むことを特徴とする請求項15記載の半導体記憶装置。

【請求項17】 トランジスタとして導通/非導通の区別がなされる自己のしきい値を有し、そのしきい値に対応したデータを記憶するメモリセルと、

相補な信号をラッチする第1、第2のラッチノードを有し、前記メモリセルのデータを第1のラッチノードでラッチして読み出しデータとするラッチ型センスアンプ

前記読み出しデータを前記メモリセルへの書き込みデー タとして用いる第1のデータ制御手段と、 前記読み出しデータと逆のデータである第2のラッチノードのデータを前記メモリセルへの書き込みデータとして用いる第2のデータ制御手段とを具備したことを特徴とする半導体記憶装置。

【請求項18】 前記第1のデータ制御手段は前記書き込みデータに対応したしきい値の範囲に収めるための第1のベリファイ手段を含むことを特徴とする請求項17記載の半導体記憶装置。

【請求項19】 前記第2のデータ制御手段は前記書き 込みデータに対応したしきい値の範囲に収めるための第 2のベリファイ手段を含むことを特徴とする請求項17 記載の半導体記憶装置。

## 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は不揮発性半導体装置に関する。特に、書き込み動作及び読み出し動作に用いるセンスアンプに関する。

## [0002]

【従来の技術】不揮発性半導体記憶装置は電源を切ってもデータが消えない等の利点があるため、近年大幅に需要が増大している。電気的に一括消去可能な不揮発性半導体記憶装置であるフラッシュメモリは、2トランジスタ型のバイト型不揮発性半導体記憶装置と異なり、1トランジスタでメモリセルを構成することができる。この結果、メモリセルを小さくすることが可能となり、大容量の磁気ディスクの代替用途等が期待されている。

【0003】これらの不揮発性半導体記憶装置は、浮遊ゲートを有するMOSトランジスタからなるメモリセルをマトリクス状に配列してメモリセルアレイを構成し、この浮遊ゲートに電荷を蓄積することによりこのMOSトランジスタのしきい値を変化させ、このしきい値の値によって情報を記憶する。情報の書き込み及び消去は絶縁膜に電流を流すことによって行うため、プロセスや使用条件等の変動によって書き込み時間が大きく変化する。これは、DRAMやSRAMと大きく異なるところである。この結果、同一チップの中にも書き込みの速いセルと

【0004】以下、これらの問題点を詳説するため、NAND型フラッシュメモリを例にとり、従来の不揮発性 40 半導体記憶装置を説明する。図10(a)はNAND型フラッシュメモリのセル構造を示す回路図である。浮遊ゲートを有するMOSトランジスタからなる不揮発性のメモリセルM1~M16が直列に接続され、一端が選択トランジスタQ11を介してビット線BLに、多端が選択トランジスタQ12を介して共通ソース線Sに接続されている。それぞれのトランジスタは同一のウェル基板(ウェル領域)W上に形成されている。各々のメモリセルM1~M16の制御電極はワード線WL1~WL16に接続されており、選択トランジスタQ11の制御電極は選択線SL2 1 に、選択トランジスタQ12の制御電極は選択線SL2

に接続されている。

【0005】各々のメモリセル $M1\sim M16$ はそれ自体が保持するデータに応じたしきい値を持っており、このしきい値は"0"データを保持しているときには0 V より大きく5 V より小さい範囲に設定され、"1"データを保持しているときには0 V より小さく設定されている(より適切には、ある程度のマージンをもたせるため所定範囲のマイナスのしきい値に設定されている)。

【0006】図10(b)は上記したメモリセルのしきい値の個数分布を示すしきい値分布図である。NAND 10型フラッシュメモリの場合は通常、"1"データが保持されている状態を「消去状態」と呼び、"0"データが保持されている状態を「書き込み状態」と呼ぶ。また、"1"データが保持されているメモリセルのしきい値(Vth)を正方向にシフトさせ、"0"データを保持す

(Vth)を正方向にシフトさせ、"0"データを保持するようにすることを「書き込み動作」と呼び、"0"データが保持されているメモリセルのしきい値を負方向にシフトさせ"1"データを保持するようにすることを消去動作と呼ぶ。これは、NOR型のメモリセルでは定義が異なる場合がある。

【0007】図11は図10の構成のメモリセルの読み 出し、消去及び書き込み動作時にメモリセルに印加する 電圧を表にして示したものである。読み出し動作時に は、ビット線BLを始めに5Vにプリチャージし、浮遊 状態にしておき、これに引き続いて、選択線SL1 に5 V、選択メモリセルのワード線WLにOV、非選択メモ リセルのワード線WLに5V、選択線SL2に5V、ウ ェル領域にOV、共通ソース線SにOVを印加する。す ると、選択メモリセル以外のすべてのトランジスタ(非 選択メモリセルを含む)がオンする。選択メモリセルに 30 "0"データが保持されているときにはこのメモリセル は非導通となりビット線の電位は5Vのままで変化がな いが、"1"データが保持されているときには導通とな るためビット線は放電され電位が低下する。データのセ ンスは読み出し時のビット線電位を検出することにより 行う。

【0008】図12は図10の構成のメモリセルにおける消去及び書き込み動作時のしきい値の分布図である。まず、消去動作時には、ビット線BLは開放、選択線SL1に0V、メモリセルのワード線WLに0V、選択線SL2に0V、ウェル領域Wに18V、そして共通ソース線Sに18Vを印加する。すると、浮遊ゲートとウェル領域間にゲート絶縁膜を介してトンネル電流が流れ、しきい値は0Vより小さくなる。このしきい値の分布のシフトを示したのが図12(a)である。

【0009】書き込み動作時には、書き込みデータによって異なった電圧を印加する。すなわち、"0"書き込み(しきい値をシフトさせる場合)ではビット線BLに0Vを印加し、"1"書き込み(しきい値をシフトさせない場合)ではビット線BLに9Vを印加する。選択線 50

SL1 には11V、選択メモリセルのワード線WLには18V、非選択メモリセルのワード線WLには9V、選択線SL2 には0V、ウェル領域Wには0V、共通ソース線Sには0Vを印加する。この結果、選択トランジスタQ11からメモリセルM16までの全てのトランジスタは導通し、ビット線と同電位となる(トランジスタのしきい値落ちは考慮しない)。

【0010】従って、ビット線BLに0Vが印加されたメモリセルはチャネルと制御電極との間に18Vの高電圧がかかり、トンネル電流が流れ、しきい値は正方向にシフトする(図12(b))。また、ビット線BLに9Vが印加されたメモリセルはチャネルと制御電極との間に9Vしかかからないため、しきい値の正方向のシフトは抑圧される(図12(c))。この9Vを書き込み禁止電圧と呼ぶ。

【0011】しかし、冒頭でも述べたように、不揮発性 半導体記憶装置はトンネル電流という純物理的な手段を 用いて書き込みを行うため、書き込み速度は各メモリセ ルによってばらつきがある。

【0012】すなわち、書き込みの遅いセルはある時刻で"0"に書き込まれたが、書き込みの速いセルはその時すでに"0"セルのしきい値の上限である5Vを越えてしまう場合がある。このようになると、そのNANDセル全体のデータが読めずに不良になる。すなわち、セルのしきい値制御が動作のポイントとなる。

【0013】図13は図10のメモリセルへの読み出し、書き込みの動作を説明する従来の回路図である。この図は簡略化のためピット線1本分、複数のNAND型メモリセルの各ユニット分が示されている。実際にはピット線数千本併設され、NAND型メモリセルがアレイ状に配置される。

【0014】フリップフロップ回路(F.F.) はCK, BCK (CKの反転)のクロック信号でアクティブ制御されるクロックトCMOSインバータ回路1,2 で構成され、書き込みデータを一時的に保持する。ビット線BLにはFIG.1で説明したのと同様のNAND型メモリセル(MC)それぞれが接続されている。さらにビット線BLを充電するPチャネルトランジスタQ21と、ビット線BLとF.F 回路とを接続するトランジスタQ22が接続されている。F.F 回路の両端子はトランスファゲートを介して、I/O線13, 14に接続される。

"1"のまま保持すべきセルに対応するビット線BLには、端子15が"H"になるように設定する。この時点で

PMOSトランジスタのソース16の電圧値を9Vにセットし てトランジスタ Q22をオンさせる。ビット線BLに9V が印加され前記図11に示した書き込みのバイアス条件 を得る。

【0016】一方、読み出しは次のようである。図14 の波形図を参照すると、まず、F.F回路をディセーブル (CKを"L"レベル)として、ビット線BLを5Vまで プリチャージする。次にトランジスタQ22をオンさせ て、選択セルの制御ゲートをOV、非選択セルの制御ゲ ートを5Vとする。すると、しきい値が0Vを越えたセ 10 ルが接続されたビット線電位は変化せず、しきい値が0 V以下のセルの接続されたビット線については曲線18の ように、セルの電流に伴い時間と共に低下していく。こ こで適当なインターバルをおいた後、例えば時刻t1 の . 時点でF.F 回路をアクティブとすることによりビット線 BLの電位はF.F 回路内に取り込まれる。すなわち、端 子15の電圧は"0"データならば"H"、"1"データ ならば "L" となるようにラッチされる。

【0017】図15は上記メモリセルアレイとセンス系 回路のレイアウトを示す平面図である。上記F.F 回路か らなるセンスアンプ31は、メモリセルアレイ32に対して 一方の辺に複数個例えば4k個配置され、あるロウ33方 向のセルのデータが一括してセンスアンプ31に取り込ま れる。また、逆にセンスアンプを形成するF.F 回路に外 部からデータを書き込み、ロウ33のセルに一括して書き 込むことができる。

【0018】ところが、あるアプリケーションによって はロウ33のデータをすべて、全く別のロウ34に一括して コピーしたい場合が生じる。これをコピーバックと称す る。この機能を従来回路のセンスアンプ31を用いて実現 30 することを考える。まず、ロウ33のデータをセンスアン プ31に取り込む。このとき、図13に示すように"0" の書かれたメモリセルを読出すビット線端子15は"H" レベル、"1"の書き込まれたメモリセルの端子15は "L"レベルと検知される。この状態でロウ34に書き込 みを行うと、端子15が"H"のビット線は中間電位であ るのでここに接続されているセルに書き込みは起こら ず、端子15が"L"のビット線に接続されているセルは "0"が書き込まれることになる。この結果、もし、34 のロウのセルが消去された状態にあったとしても、ロウ 40 AND型メモリセルがアレイ状に設置される。 34には反転のデータが書き込まれてしまう。すなわち、 従来回路でコピーバックを正確に実現しようとすると、 まず、セルのデータを一括してセンスアンプ31に取り込 んだ後、外部にこれを読み出し、データを反転させて再 びセンスアンプ31に書き込み、その後一括してセルにデ ータを書き込む必要があった。この方式は外部にデータ の制御器が必要となる上に、データをメモリコアから読 み出し、また書き込むといった膨大な時間のロスが生じ るという問題がある。

[0019]

【発明が解決しようとする課題】このように、従来では

ロウ単位のメモリデータを一括して他のロウにコピーす る場合、外部の制御器を用いる必要があり、かつ時間が かかり過ぎるという欠点がある。

【0020】この発明は上記のような事情を考慮してな されたものであり、その目的は、メモリデータを一括し て他のロウにコピーするコピーバック等を、外部のCP Uパワーを使わずに行い、コピーバック動作時間のロス の大幅低減化を実現する不揮発制半導体記憶装置を提供 することにある。

## [0021]

【課題を解決するための手段】この発明の半導体記憶装 置は、電荷蓄積層を有するトランジスタからなり、書き 込み時にはドレインとゲートとに印加される電位の差の 絶対値に応じ、その絶対値が大きいほどしきい値が大き く変動し、そのしきい値に応じたデータを記憶するメモ リセルと、複数のメモリセルのドレインが共通接続され たビット線と、読み出し時に前記ビット線を所定電位に プリチャージするプリチャージ手段と、前記ビット線に 20 接続され、前記メモリセルから読み出したデータを一時 的に保持するデータ保持手段と、前記データ保持手段の 反転データに応じた電位を前記ビット線に出力する反転 データ出力手段とを具備したことを特徴とする。また、 前記反転データ出力手段によるメモリセルへの書き込み 動作にベリファイ手段を具備することを特徴とする。

## [0022]

【作用】この発明では、NAND型メモリセル構造にお いて、あるセルデータを他のセルヘコピーする場合、外 部へ読み出しデータを持ち出さず、反転データ出力手段 によりデータ保持手段のデータをビット線に伝達する。

## [0023]

【実施例】以下、図面を参照してこの発明を実施例によ り説明する。図1はこの発明の第1実施例に係る不揮発 性半導体記憶装置の要部であり、データ書き込み、読み 出しに関係するセンス系回路の構成を示す回路図であ る。この図は簡略化のため、ビット線に共通にドレイン が接続される複数のNAND型メモリセルの各ユニット 分が示されている。実際には一点鎖線で囲んだ回路ARY が並列接続されており、ビット線数千本が併設され、N

【0024】すなわち、書き込みデータを一時的に保持 するフリップフロップ回路1と、ビット線BLと、ビッ ト線BLに接続される図10において説明したNAND 型メモリセル2 各々と、ビット線BLを所定電位にプリ チャージするPチャネルトランジスタQ1 と、ビット線 BLとフリップフロップ回路1とを接続するNチャネル トランジスタQ2と、フリップフロップ回路1における ビット線BLと反対側のノードとトランジスタQ2のビ ット線側の一端との間に両端が接続されたNチャネルト 50 ランジスタQ3 とからなる。このトランジスタQ3 が読 み出しデータ保持後、その反転データに応じた電位をビ ット線BLに出力するように設けられている。フリップ フロップ回路1 における各端子はカラムゲート3 を介し てI/O 線、 BI/O 線 (I/O の反転信号線) に接続されて

【0025】トランジスタQ1 のゲートには Ø1 信号線 が接続されプリチャージを制御する。また、トランジス タQ2 のゲートには φ2 信号線が、Q3 のゲートには φ 3 信号線が接続され、所定のタイミングで制御される。 ・トランジスタQ1 のソースは書き込み動作時9V、それ 10 以外の時は5Vとなる電源に接続されている。また、フ リップフロップ回路1の電源も書き込み動作時は9V、 それ以外の時は5 Vとなるように構成される。フリップ フロップ回路1 は例えば図2のようなクロックトインバ ータで構成される。

【0026】上記図1の構成において、メモリセル2-x のデータをメモリセル2-1 にコピーする動作を説明す る。コピー先のセル2-1 はあらかじめ消去された状態、 すなわち、オン状態にあるとする。まず、セル2-x の情 報を読み出す。このとき、フリップフロップ回路1 は図 20 2に示されるクロックCK, BCK (CKの反転)を入力する トランジスタがカットオフされ、ディセーブル状態にあ る。ビット線BLと接続されているトランジスタQ2 は オン、トランジスタ Q3 はオフに設定されている。い ま、トランジスタQ2 をオンさせ、ピット線BLをプリ チャージして "H" レベルにおき、フリーランニング状 態とする。

【0027】ある適当な時間経過後、フリップフロップ 回路!をイネーブル状態にする。その時のビット線BL の電位がフリップフロップ回路1 のしきい値電圧より高 30 い、すなわち、セル2-x にデータが書き込まれていてし きい値が高ければ、ビット線BLとフリップフロップ回 路1 の接続ノード4 は"H"レベルに設定される。ま た、セル2-x が消去状態すなわちでオン状態のままであ れば、ビット線BLは放電するため、ノード4 は"L" レベルに設定される。これにより、読み出し動作は完了 する。すなわち、読み出したセル2-x のデータはフリッ プフロップ回路1にラッチされたことになる。

【0028】このフリップフロップ回路1のデータをセ ル2-1 にコピーする場合は、フリップフロップ回路1 の 40 電源電位を上げ(9V)、そしてトランジスタQ2をオ フ、トランジスタQ3 をオンにする。すると、ノード4 と相補な信号、つまりノード5 の信号がビット線BL先 に現れることになる。すなわち、読み出したセル2-Xが オン状態 ("1" データ) によりノード4 が"L"に設 定されていれば、反対側のノード5 は"H"である。こ の結果、ビット線BLは中間電位にプリチャージされ、 セル2-1 の選択ゲート(図10で示すところの選択トラ ンジスタQ11)をオンさせて書き込み動作に入ってもセ ル2-1 には十分な電位差が与えられないためデータが書 50 ンジスタQ21をオフ、トランジスタQ2 をオンさせてビ

き込まれず、オン状態 ("1"データ) のままである。 一方、セル2-x がオフ状態 ("O"データ) によりノー ド4 の "H" が設定されていれば、反対側のノード5 は "L"である。すなわち、書き込み動作に入ったときビ ット線BLは"L"にプリチャージされ、セル2-1 には 十分な電位差が与えられることにより"0"データが書 き込まれることになる。

10

【0029】上記実施例によればフリップフロップ1に 取り込んだメモリセル2-x の内容が外部に読み出される ことなしに、他のメモリセル2-1 にコピーされる。この コピーバック動作は並列接続されたフリップフロップ1 を含むこの発明のセンス系回路で一括に行われるわけ で、短時間でのページ単位のコピーが可能となる。

【0030】図3は第2の実施例を示す回路図であり、 図2の構成のフリップフロップ回路1 を複数のビット線 で共有した応用例である。ビット線の切り換えは、信号 S1····S4 によって制御されるトランジスタQ71···· Q74によって行う。この結果、バターン面積の削減とい う効果が得られ、カラム方向でのデータの移動、共有し たビット線に一括してデータを出力する場合に有効であ

【0031】図4は第3の実施例を示す回路図であり、 ベリファイ機能を付加してある。この回路は、通常の書 き込み動作と本願に関わるコピーバック用の書き込み動 作の両方に対しベリファイ機能を有している。電源とビ ット線BLとの間において、トランジスタQ21とQ22を 直列に接続し、また、トランジスタQ31とQ32を直列に 接続している。トランジスタQ21, Q31はそれぞれベリ ファイ動作制御用の信号  $\phi$ 6 ,  $\phi$ 7 でゲート制御され る。トランジスタQ22, Q32はそれぞれフリップフロッ プ回路1 のノード4,5 でゲート制御される。

【0032】まず、通常の書き込みのベリファイ動作は 図のNチャネルトランジスタQ21, Q22を利用する。以 下(i),(ii)により簡単に説明する。

(i) 例えばノード4 が"L"にセットされ選択したセル に"0"データを書き込む動作をさせた場合、次のベリ ファイ時の読み出し動作において、トランジスタQ2 オ フ、トランジスタQ1 オンによるビット線のプリチャー ジから一定時間 (フリーランニング期間) を経ると次の ようなセルの状態が考えられる。

【0033】(1) 確実に"0"データとしてのしきい値 を得たセルはビット線のプリチャージ電位を保つ。

(2) まだ、しきい値の設定が十分でない、つまり電子が 必要量注入されていないセルはオン状態に近く、ビット 線のプリチャージ電位を放電させてしまう。

上記フリーランニング期間後、信号 Ø 6 によりトランジ スタQ21をオンさせる。ノード4 は"L"であるからト ランジスタQ22はオフ、よって"O"データを書き込も うとするビット線には何の影響も与えない。次に、トラ

12 Q31, Q32の直列接続配置がそれぞれ図4と逆になって いる。動作は図4と同様である。 【0037】図6は第5の実施例を示す回路図であり、

合、(1) の状態ならば、フリップフロップ回路1 のノード4 は"L"から"H"に変化するのでフリップフロップ回路1 のラッチデータが反転し、このビット線につながる選択セルは次の再書き込み動作から除外される。
(2) の状態ならば、フリップフロップ回路1 のノード4は"L"のままであり、次の再書き込み動作が行われる。すなわち、信号 $\phi$ 2 によりQ2 をオフさせビット線BLとフリップフロップ1 を電気的に切断して、信号 $\phi$ 1 によりQ1 をオンさせビット線BLをプリチャージす 10る。次に信号 $\phi$ 2 によりQ2 をオンさせてフリップフロップ回路1 のノード4 の"L"をビット線電位に設定し、再び書き込み動作が行われる。この再書き込み動作はベリファイ時において、上記(1) の状態を得るまで繰り返される。

強制反転型と呼ばれるセンス回路に適用した回路図である。詳細は特願平5-74797に開示されている。なお、図1と同一の回路素子については同一符号を付してある。ここでのフリップフロップ回路1はクロックトインバータを用いていない。ビット線電位を受けるトランジスタのオンでフリップフロップ回路1のデータノードが強制的に接地電位にされ、フリップフロップ回路1を必ずしもクロックトインバータで構成しなくてもよい。ラッチ型センスアンプ回路としてのフリップフロップ回路1において、素子数削減、占有面積縮小に効果があるといえる。

【0034】(ii)一方、例えばノード4 が"H"にセッ トされメモリセルに"1"データを書き込む動作、つま り消去状態のままに保つ動作をさせると、次のベリファ イ時の読み出し動作において、トランジスタ Q2 オフ、 トランジスタ Q1 オンによるビット線のプリチャージか らフリーランニング期間を経ると必然的にビット線のプ リチャージ電位は放電する。このフリーランニング期間 後、信号φ6 によりトランジスタQ21をオンさせる。ノ ード4 は "H" であるからトランジスタQ22はオン、よ ってこのビット線にノード4 の "H" レベルが伝達され る。次に、トランジスタQ21をオフ、トランジスタQ2 をオンさせてビット線BLとフリップフロップ回路1 と を接続した場合、ビット線BLはノード4の"H"と同 じ電位を有しているのでフリップフロップ回路1 のラッ チデータは変わらない。フリップフロップ回路1のノー ド4 の "H" は書き込み動作の期間に入ると書き込み禁 止電圧として昇圧されビット線の電位を書き込み禁止電 圧に保つ。すなわち、フリップフロップ回路1 のノード 4 が "H" に接続されたビット線は書き込みは起こらな い。

【0038】図6の回路は図1の構成にさらに、フリップフロップ回路1のノード5と0 Vの接地電位との間に直列に接続されたトランジスタQ4、Q5、ノード4と接地電位との間に接続されたトランジスタQ6 からなる。トランジスタQ4 のゲートはピット線BLに接続されており、トランジスタQ5 のゲートは信号 $\phi4$  で制御され、これらトランジスタQ4、Q5 とで強制反転手段を構成している。また、トランジスタQ6 のゲートには信号 $\phi8$  の信号線が接続され、トランジスタQ6はリセット手段を構成する。

【0035】上記説明したように、通常の書き込みのベリファイ動作と同様にコピーバック用の書き込みのベリファイ動作を行うのが、図において信号 φ7 により制御されるNチャネルトランジスタQ31とノード5 により制御されるNチャネルトランジスタQ32である。すなわち、FIG.9の構成で説明したようにデータをコピーバックする。その後、トランジスタQ21,Q22の代わりにトランジスタQ31,Q32を利用して、コピーバックしたデータが確実に書き込まれているか、上記通常の書き込みのベリファイ動作と同じシーケンスでベリファイ動作、必要に応じて再書き込み動作を行う。コピーバックのベリファイ動作終了時にはノード5 が "H" にセットされる。

【0039】上記構成のセンス系回路の動作は、ビット線電位を読み込む前に信号  $\phi$ RによりトランジスタQ6をオンさせてフリップフロップ回路1を初期化しておき、その後、ビット線BLをプリチャージしてトランジスタQ2をオンさせ、ビット線をフリーランニング状態におき、ある時間経過後、トランジスタQ5をオン状態にする。このとき、ビット線電位が"L"レベルになっていればフリップフロップ回路1の状態は初期値と同一であるが、"H"レベルになっていればフリップフロップ回路1の状態が反転し、ノード5を"H"から"L"に設定しなおす。

【0036】図5は第4の実施例を示す回路図であり、 行われる。この再書き込み動作は、ベリファイ時においトランジスタQ21,Q22の直列接続配置、トランジスタD2000 で、上記D200 で、上記D200 で、上記D200 で、上記D20 で、こむD20 で、上記D20 で、こむD20 で、こむ

【0040】すなわち、図6の構成の回路に上記(i), (ii)の各書き込みの条件を与えた場合、次のようにベリファイ動作する。まず、(i)の書き込み条件では、やはり、(1),(2)の状態が考えられる。その後、トランジスタQ5をオン状態にする。ここで、(1)の状態になっていればフリップフロップ回路1のラッチデータは反転し、このピット線につながる選択セルは次の再書き込み動作から除外される。なぜなら、次の再書き込み動作時にはノード4は"H"であり、ピット線に書き込み動作時にはノード4は"H"であり、ピット線に書き込み動作時にはノード4は"H"であり、ピット線に書き込み動作時になっていれば、トランジスタQ4はオンせず、ノード4は"L"のままであるから次の再書き込み動作が行われる。この再書き込み動作は、ベリファイ時において、上記(1)の状態を得るまで繰り返される。一方、(i

14

i)の書き込み条件ではビット線は必然的に放電状態にな るから、トランジスタQ4 はオンせず、ノード4 は "H"のままであり、次の再書き込み時には書き込み当 初と同様にビット線に書き込み禁止電圧が印加される。 すなわち、フリップフロップ回路1 のノード4 が"H" に接続されたビット線は書き込みは起こらない。

【0041】このような構成の回路においてコピーバッ ク動作させる場合、図1と同様にトランジスタQ2 をオ フし、トランジスタQ3 をオンさせ、フリップフロップ 回路1のノード5の電位をピット線に出力させればよ

【0042】図7は第6実施例の回路図であり、図6の 構成にさらに本願に関わるコピーバック用の書き込み動 作に対するベリファイ機能をも付加したものである。フ リップフロップ回路1のノード5,ノード4はそれぞれ トランジスタQ5、Q7の電流通路を介してビット線電 位でゲート制御されるトランジスタ Q4 の電流通路の一 端に接続される。トランジスタQ4 の電流通路の他端は 接地電位に繋がる。ノード4と接地電位との間には図6 と同様にリセット用のトランジスタ Q6 が設けられてい 20

【0043】すなわち、フリップフロップ回路1のノー ド5 の電位をビット線に出力させコピーバックを行った 後、コピーバック動作時の書き込みデータをベリファイ するために、トランジスタQ5 に代ってトランジスタQ 7 が動作する。動作シーケンスは図6に準ずる。コピー バックの書き込みデータが確実に書き込まれたベリイフ ァイ終了時では、ノード4 は "L" に設定される。

【0044】なお、上記構成におけるリセット用のトラ ンジスタ Q 6 は、リセットパスができるようになれば必 要ない。例えばコピーバックのベリファイ動作とは別に トランジスタQ1 のプリチャージ後、ビット線BLに繋 がる選択ゲート (図10で示すところの選択トランジス タQ11) のすべてを閉じ、トランジスタQ7 をオン状態 にすることでリセット動作が可能である。

【0045】図8は第7実施例の回路図であり、図7の 構成におけるベリファイ動作制御用の信号φ4 , φ5 で ゲート制御されるトランジスタQ5 , Q7 の配置をグラ ンド線に接続されるようにしている。よって、図7でト ランジスタ Q7 , Q5 に対して共有していた、ビット線 40 電位でゲート制御されるトランジスタQ4 は、トランジ スタQ7, Q5 に対してそれぞれ必要になり、トランジ スタQ41, Q42を設けている。ここでは、リセット用の トランジスタQ6 を省いた構成を示した。リセット動作 1 が "L"によりトランジスタQ1 が導通すると、ビッ ト線BLがVccにプリチャージされ、トランジスタQ4 1. Q42共に導通する。この状態で信号 Ø5 を "H" と してトランジスタQ7 を導通させるとフリップフロップ 回路1 のノード4 がVssに接地される。このようにして 50 し、消去及び書き込み動作時にメモリセルに印加する電

リセット動作が完了する。このような図8の構成は設計 ルールによってはパターンが容易である場合がある。

【0046】この発明を適用した応用例を以下に説明す る。フローティングゲートに蓄積された電荷は酸化膜の 欠陥などにより抜けてしまい信頼性上問題となる。これ に対する有効な方法としてリフレッシュ動作がある。そ こで上記コピーバック機能をリフレッシュ動作に用いる ことが考えられる。すなわち、図9に示されるように外 部に特にメモリを必要とせずに簡単にリフレッシュ動作 が行える。まず、図9 (a) に示すようにメモリセルア レイ21のn番目のロウのデータを例えば図1に示すトラ ンジスタQ2 を介して図1に示したようなセンス系回路 22に読み出す。次にトランジスタQ3 をオンさせ、図9 (b) のようにセンス系回路の情報を使って、n番目の ロウに同一データを書き込む (コピーバック)。次も同 様にして図9 (c) のようにn+1番目のロウを読み出 し、図9 (d) のようにn+1番目にコピーバックす る。これを順次繰り返すことによって所定の電荷が保持 されたすべてのメモリセルに同一データを書き増す(リ フレッシュ動作を施す)ことが可能である。さらに、セ ルのより正確なしきい値設定のために、例えば図7や図 8に示すような構成を用いてベリファイ動作も行えば、 信頼性は一層向上する。

## [0047]

【発明の効果】以上説明したようにこの発明によれば、 反転データ出力手段を用いることによって、外部へ読み 出しデータを持ち出さずにデータ保持手段のデータをビ ット線に伝達できるので、メモリデータを一括して他の ロウにコピーするコピーバックや、メモリのリフレッシ ュ動作を簡単にかつ短時間に行い、動作時間ロスの大幅 低減化が達成される不揮発制半導体記憶装置を提供する ことができる。

## 【図面の簡単な説明】

【図1】この発明の第1実施例に係る不揮発性半導体記 憶装置の要部の構成を示す回路図。

【図2】図1の一部のより具体的な構成を示す回路図。

【図3】図1を応用した第2の実施例の構成を示す回路

【図4】この発明の第3の実施例の構成を示す回路図。

【図5】この発明の第4の実施例の構成を示す回路図。

【図6】この発明の第5の実施例の構成を示す回路図。

【図7】この発明の第6の実施例の構成を示す回路図。

【図8】この発明の第7の実施例の構成を示す回路図。

【図9】この発明を用いてメモリのリフレッシュ動作を 説明するメモリセルアレイを示すパターン平面図。

【図10】(a) はNAND型フラッシュメモリのセル 構造を示す回路図、(b)は(a)のメモリセルのしき い値の個数分布を示すしきい値分布図。

【図11】図10の構成のメモリセルにおける読み出

圧を表にして示した図。


【図12】図10の構成のメモリセルにおける消去動作時、書き込み動作時のしきい値の分布図。

15


【図13】図10の構成のメモリセルへの読み出し、書き込みの動作を説明する従来の回路図。

【図14】読み出し時のビット線の変化を示す波形図。

【図1】








【図15】メモリセルアレイとセンス系回路のレイアウトを示す平面図。


## 【符号の説明】

1…フリップフロップ回路、 2…NAND型メモリセル、 Q1 …Pチャネルトランジスタ、 Q2 , Q3 …Pチャネルトランジスタ。


【図2】




【図14】





【図4】





【図5】





















【図11】

	勝み出し	消去	書き込み
ВL	5V プリチャージ	Open	"O"書き込み OV "1"書き込み 9V
SL1	5 Y	٥v	11 V
WL	海帆 OV 非選択 5V	OΥ	選択 18V 非選択 9V
SL2	5 V	ov	0.4
w	0.4	18 V	٥٧
s	OV	18V	0 Y

【図15】



[図12]

